Fehlerinjektion für rekonfigurierbare Hardware

Fechner, Bernhard GND

In der vorliegenden Arbeit wird die Architektur und Funktionsweise eines Fehlerinjektionssystems mit Hilfe von FPGA-Bitfiles beschrieben. In Kapitel 1 wird erklärt, warum Fehler in komplexe Systeme injiziert werden müssen. In Kapitel 2 wird zunächst die typische Architektur eines FPGAs (Field-Programmable Gate Array) beschrieben. Danach wird die Menge der in Bitfiles injizierbaren Fehler identifiziert und gezeigt, wie diese eingebracht werden können. Weiterhin wird eine neue Methode zur komponentengenauen Injektion von Fehlern vorgestellt. Fehlerinjektionsläufe werden durch einen Optimierer beschleunigt, soweit die Aussagekraft der interessierenden Experimentergebnisse hierdurch nicht gefährdet ist. In Kapitel 3 folgt die Schlussfolgerung mit einer Zusammenfassung der Vor- und Nachteile des geschilderten Verfahrens.

Vorschau

Zitieren

Zitierform:

Fechner, Bernhard: Fehlerinjektion für rekonfigurierbare Hardware. 2005.

Zugriffsstatistik

Gesamt

Volltextzugriffe:
Metadatenansicht:

12 Monate

Volltextzugriffe:
Metadatenansicht:

Rechte

Nutzung und Vervielfältigung:
Alle Rechte vorbehalten

Export

powered by MyCoRe